(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**期2004-334879** (P2004-334879A)

(43) 公開日 平成16年11月25日(2004.11.25)

(51) Int.Cl. 7 GO6F 12/00 GO6F 13/16

GO 6 F 12/00

550K

テーマコード (参考) 5BO60

GO6F 12/00 564D GO6F 13/16 51OA

審査請求 未請求 請求項の数 42 OL (全 15 頁)

特願2004-137797 (P2004-137797) (21) 出願番号 (71) 出願人 390019839 平成16年5月6日(2004.5.6) 三星電子株式会社 (22) 出願日 (31) 優先權主張番号 2003-028175 大韓民国京畿道水原市靈通区梅灘洞416 平成15年5月2日 (2003.5.2) (74) 代理人 100076428 (32) 優先日 (33) 優先権主張国 韓国 (KR) 弁理士 大塚 康徳 (31) 優先権主張番号 10/750093 (74) 代理人 100112508 (32) 優先日 平成15年12月31日 (2003.12.31) 弁理士 髙柳 司郎 (33) 優先権主張国 米国 (US) (74) 代理人 100115071 弁理士 大塚 康弘 (74) 代理人 100116894 弁理士 木村 秀二 (72) 発明者 李禎培 大韓民国京畿道龍仁市水枝邑豊徳川里11 67番地鎮山マウル三星5次アパート52 3棟302号 最終頁に続く


(54) 【発明の名称】メモリシステム及び方法

(57)【要約】

【課題】ボード上に直接装着されるメモリシステム及び 方法を提供する。

【解決手段】伝送ライン効果による信号減衰を減少させ得るメモリシステムが開示される。メモリシステムは、第1バッファ、前記第1バッファに連結される少なくとも一つの第1メモリ装置及び複数の信号線を備える。第1バッファ及びメモリ装置は、マザーボードに装着される。複数の信号線もマザーボーダーに配線される。このような構成により、信号減衰の原因である信号反射を発生させるスタブ抵抗を除去することができる。

【選択図】図5



【特許請求の範囲】

【請求項1】

マザーボードに装着される第1バッファと、

前記マザーボードに装着され、前記第1バッファに連結される少なくとも一つの第1メモリ装置と、

前記マザーボード上において前記第1バッファ及び前記少なくとも一つの第1メモリ装置に配線される複数の信号線と、を備えることを特徴とするメモリシステム。

【請求項2】

前記第1バッファは、アドレス及びコマンド信号を前記少なくとも一つの第1メモリ装置にドライビングするコマンド及びアドレスバッファであることを特徴とする請求項1に 10記載のメモリシステム。

【請求項3】

前記コマンド及びアドレスバッファは、

前記マザーボード上に配線されている第1コマンド及びアドレス信号線を介してコマンド及びアドレス信号を受信することを特徴とする請求項2に記載のメモリシステム。 ...

【請求項4】

前記少なくとも一つの第1メモリ装置は、

前記マザーボード上に配線されている第2コマンド及びアドレス信号線を介して前記コマンド及びアドレスバッファから前記コマンド及びアドレス信号を受信し、

前記第1コマンド及びアドレス信号線は、前記第2コマンド及びアドレス信号線と垂直 20 に配置されることを特徴とする請求項3に記載のメモリシステム。

【請求項5】

前記少なくとも一つの第1メモリ装置は、DRAMまたはSDRAMであることを特徴とする請求項1に記載のメモリシステム。

【請求項6】

前記少なくとも一つの第1メモリ装置は、前記マザーボード上に配線され、対応するデータ及びクロック信号線を介してデータ信号及びクロック信号を受信することを特徴とする請求項1に記載のメモリシステム。

【請求項7】

前記マザーボード上に装着されているソケットを通じてメモリコントローラと電気的に 連結される少なくとも一つのメモリモジュールを備えることを特徴とする請求項1に記載 のメモリシステム。

【請求項8】

前記少なくとも一つのメモリモジュールは、

前記少なくとも一つのメモリモジュールのモジュールボード上に装着される第2バッファと、

前記少なくとも一つのメモリモジュールのモジュールボード上に装着され前記第2バッファに連結される少なくとも一つの第2メモリ装置と、を備えることを特徴とする請求項7に記載のメモリシステム。

【請求項9】

前記少なくとも一つの第2メモリ装置は、DRAMまたはSDRAMあることを特徴とする請求項8に記載のメモリシステム。

【請求項10】

前記少なくとも一つのメモリモジュールは、

前記マザーボード上における前記メモリコントローラから前記少なくとも一つの第 1 メモリ装置までの距離よりも遠くに配置されることを特徴とする請求項 7 に記載のメモリシステム。

【請求項11】

第1クロック信号線上のシステムクロック信号に応答して第2クロック信号線上の第1 クロック信号を発生し前記マザーボード上に装着される位相同期ループを備えており、

50

前記少なくとも一つの第1メモリ装置は、前記第1クロック信号に同期して動作することを特徴とする請求項1に記載のメモリシステム。

【請求項12】

第 1 クロック信号線上のシステムクロック信号に応答して第 2 クロック信号線上の第 1 クロック信号を発生し前記マザーボード上に装着される遅延同期ループを備えており、

前記少なくとも一つの第 1 メモリ装置は、前記第 1 クロック信号に同期して動作することを特徴とする請求項 1 に記載のメモリシステム。

【請求項13】

前記システムクロック信号のための前記第1クロック信号線は、前記第1クロック信号 のための前記第2クロック信号線に垂直に配置されていることを特徴とする請求項11に 記載のメモリシステム。

【請求項14】

前記システムクロック信号のための前記第1クロック信号線は、前記第1クロック信号 のための前記第2クロック信号線に垂直に配置されていることを特徴とする請求項12に 記載のメモリシステム。

【請求項15】

マザーボード上に直接装着される少なくとも一つのメモリランクと、

前記マザーボード上において前記少なくとも一つのメモリランクに配線される複数の信号線と、を備えることを特徴とするメモリシステム。

【請求項16】

前記少なくとも一つのメモリランクは、

少なくとも一つの第1メモリ装置と、

アドレス及びコマンド信号を前記少なくとも一つの第1メモリ装置に前記マザーボード 上の対応する信号線を介してドライビングする第1バッファと、を備えることを特徴とす る請求項15に記載のメモリシステム。

【請求項17】

少なくとも一つの前記第1バッファは、

前記マザーボード上に配線されている第1コマンド及びアドレス信号線を介してコマンド及びアドレス信号を受信することを特徴とする請求項16に記載のメモリシステム。

【請求項18】

前記少なくとも一つの第1メモリ装置は、

前記マザーボード上に配線されている第2コマンド及びアドレス信号線を介して前記少なくとも一つの第1バッファから前記コマンド及びアドレス信号を受信し、

前記第1コマンド及びアドレス信号線は、前記第2コマンド及びアドレス信号線と垂直に配置されていることを特徴とする請求項17に記載のメモリシステム。

【請求項19】

前記少なくとも一つの第1メモリ装置は前記マザーボード上に配線され、対応するデータ及びクロック信号線を介してデータ信号及びクロック信号を受信することを特徴とする請求項17に記載のメモリシステム。

【請求項20】

前記少なくとも一つの第1メモリ装置は、DRAMまたはSDRAMであることを特徴とする請求項17に記載のメモリシステム。

【請求項21】

第1クロック信号線上のシステムクロック信号に応答して第2クロック信号線上の第1 クロック信号を発生する位相同期ループを備えており、

前記少なくとも一つの第1メモリ装置は、前記第1クロック信号に同期して動作することを特徴とする請求項20に記載のメモリシステム。

【請求項22】

第1クロック信号線上のシステムクロック信号に応答して第2クロック信号線上の第1 クロック信号を発生する遅延同期ループを備えており、

50

10

20

30

前記少なくとも一つの第1メモリ装置は、前記第1クロック信号に同期して動作することを特徴とする請求項20に記載のメモリシステム。

【請求項23】

前記システムクロック信号のための前記第1クロック信号線は、前記第1クロック信号 のための前記第2クロック信号線に垂直に配置されることを特徴とする請求項21に記載 のメモリシステム。

【請求項24】

前記システムクロック信号のための前記第1クロック信号線は、前記第1クロック信号 のための前記第2クロック信号線に垂直に配置されることを特徴とする請求項22に記載 のメモリシステム。

【請求項25】

メモリモジュールと、

前記マザーボード上に装着され、前記メモリモジュールと連結される受信部を備えることを特徴とする請求項18に記載のメモリシステム。

【請求項26】

前記メモリモジュールは、

前記メモリモジュールのモジュールボード上に装着されている複数の第2メモリ装置と

前記メモリモジュールのモジュールボード上に装着され、前記複数の第2メモリ装置をドライビングできる第2バッファと、を備えることを特徴とする請求項25に記載のメモリシステム。

【請求項27】

システムクロックに応答して第1クロックを発生する位相同期ループを備えており、前記複数の第2メモリ装置は、前記第1クロックに同期して動作することを特徴とする請求項25に記載のメモリシステム。

【請求項28】

システムクロックに応答して第1クロックを発生する遅延同期ループを備えており、前記複数の第2メモリ装置は、前記第1クロックに同期して動作することを特徴とする請求項25に記載のメモリシステム。

【請求項29】

前記受信部は、

マザーボード上において前記メモリコントローラから前記少なくとも一つの第1メモリ 装置までの距離よりも遠くに配置されることを特徴とする請求項25に記載のメモリシス テム。

【請求項30】

マザーボード上に複数の第1メモリ装置を装着する段階と、

対応するコマンド及びアドレス信号を前記マザーボード上の前記複数の第 1 メモリ装置にドライビングできる第 1 コマンド及びアドレスバッファを装着する段階と、を備えることを特徴とするメモリシステムの構成方法。

【請求項31】

前記アドレスバッファから前記マザーボード上の前記第1メモリ装置に前記コマンド及びアドレス信号のための第1信号線を配線する段階を備えることを特徴とする請求項30に記載のメモリシステムの構成方法。

【請求項32】

前記マザーボード上に装着されているメモリコントローラから前記第1コマンド及びアドレスバッファに前記コマンド及びアドレス信号のための第2信号線を配線し、前記第1信号線は、前記第2信号線と垂直であることを特徴とする請求項31に記載のメモリシステムの構成方法。

【請求項33】

システムクロックに応答して第1クロックを発生する位相同期ループを前記マザーボー 50

10

20

30

(5)

ド上に装着する段階を備えることを特徴とする請求項31に記載のメモリシステムの構成方法。

【請求項34】

システムクロックに応答して第1クロックを発生する遅延同期ループを前記マザーボード上に装着する段階を備えることを特徴とする請求項31に記載のメモリシステムの構成方法。

【請求項35】

前記マザーボード上に装着されている受信部を通じて前記マザーボード上に装着されているメモリコントローラと前記メモリモジュールを電気的に連結する段階を備えることを 特徴とする請求項31に記載のメモリシステムの構成方法。

【請求項36】

前記メモリモジュールのモジュールボード上に第2メモリ装置を装着する段階と、

前記モジュールボード上に第2コマンド及びアドレスバッファを装着する段階と、を具備えており、

前記モジュールボードは、前記マザーボード上に装着されているソケットを通じてメモリコントローラに連結されることを特徴とする請求項31に記載のメモリシステムの構成方法。

【請求項37】

システムクロックに応答して第1クロックを発生する位相同期ループを前記マザーボード上に装着する段階を備えることを特徴とする請求項36に記載のメモリシステムの構成方法。

【請求項38】

システムクロックに応答して第1クロックを発生する遅延同期ループを前記マザーボード上に装着する段階を備えることを特徴とする請求項37に記載のメモリシステムの構成方法。

【請求項39】

マザーボードに直接装着され、複数のコマンド及びアドレス信号を発生するメモリコントローラと、

前記マザーボード上に直接装着され、前記コマンド及びアドレス信号を受信する第 1 バッファと、

前記マザーボード上に直接装着され、前記第1バッファに連結される少なくとも一つの 第1メモリ装置と、

前記マザーボード上において前記第 1 バッファ及び前記少なくとも一つの第 1 メモリ装置に配線される複数の信号線と、を備えることを特徴とするメモリシステム。

【請求項40】

マザーボードに直接装着され、複数のコマンド及びアドレス信号を発生するメモリコントローラと、

前記マザーボード上に直接装着され、前記コマンド及びアドレス信号を受信する第1バッファと、

前記マザーボード上に直接装着され、前記第1バッファに連結する少なくとも一つの第 401メモリ装置と、

前記少なくとも一つのメモリモジュールは、前記モジュールボード上に装着され前記コマンド及びアドレス信号を受信する第2バッファと、前記第2バッファに連結され前記少なくとも一つの第1メモリ装置よりも前記メモリコントローラから遠い位置において前記モジュールボード上に装着される少なくとも一つの第2メモリ装置と、を具備する少なくとも一つのメモリモジュールと、

前記マザーボード上において前記第 1 バッファ及び前記少なくとも一つの第 1 メモリ装置に配線される複数の第 1 信号線と、

前記モジュールボード上における前記第2バッファ及び前記少なくとも一つの第2メモリ装置に配線される複数の第2信号線と、を備えることを特徴とするメモリシステム。

10

20

30

【請求項41】

マザーボードに直接装着され、複数のコマンド及びアドレス信号を発生するメモリコントローラと、

前記マザーボード上に直接装着され、前記コマンド及びアドレス信号を受信する第1バッファと、

前記マザーボード上に直接装着され、クロック信号を受信する位相同期ループと、

前記マザーボード上に直接装着され、前記第1バッファに連結される少なくとも一つの 第1メモリ装置と、

前記マザーボード上において前記第 1 バッファ及び前記少なくとも一つの第 1 メモリ装置に配線される複数の信号線を備えており、

前記第1メモリ装置は、前記位相同期ループから出力される内部クロック信号に同期して動作することを特徴とするメモリシステム。

【請求項42】

マザーボードに直接装着され、複数のコマンド及びアドレス信号を発生するメモリコントローラと、

前記マザーボード上に直接装着され、前記コマンド及びアドレス信号を受信する第1バッファと、

前記マザーボード上に直接装着され、クロック信号を受信する第 1 位相同期ループと、前記マザーボード上に直接装着され、前記第 1 バッファに連結される少なくとも一つの第 1 メモリ装置と、

モジュールボード上に装着され、前記コマンド及びアドレス信号を受信する第2バッファと、前記第2バッファに連結され前記少なくとも一つの第1メモリ装置よりも前記メモリコントローラから遠い位置において前記モジュールボード上に装着される少なくとも一つの第2メモリ装置と、を具備する少なくとも一つのメモリモジュールと、

前記マザーボード上に直接装着され、前記クロック信号を受信する第2位相同期ループと、

前記マザーボード上において前記第 1 バッファ及び前記少なくとも一つの第 1 メモリ装置に配線される複数の第 1 信号線と、

前記モジュールボード上において前記第2バッファ及び前記少なくとも一つの第2メモリ装置に配線される複数の第2信号線と、を備えており、

前記第1メモリ装置は、前記第1位相同期ループから出力される第1内部クロック信号に同期して動作し、前記第2メモリ装置は、前記第2位相同期ループから出力される第2内部クロック信号に同期して動作することを特徴とするメモリシステム。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、メモリシステムに係り、特にマザーボードに直接装着されるメモリシステム 及び方法に関する。

【背景技術】

[0002]

最近、大容量のメモリを具備するメモリシステムに対する要求の増加にともなって複数のメモリチップを装着したメモリモジュールをマザーボードに連結するメモリ構造が多く使われている。例えば、SIMM(Single Inline Memory Module)またはDIMM(Dual Inline Memory Module)と呼ばれるメモリモジュールは、メイン回路やマザーボードに装着される拡張ソケットに容易に連結できるように考案された回路ボードである。

[0003]

図1及び図2は、コンピュータシステムのメモリ構造を説明する図面である。図1及び図2を参照すれば、システム100は、メモリコントローラ104によって制御されるメモリモジュール106を具備する。メモリコントローラ104は、メモリモジュール106の読出し及び書込み動作を制御する。メモリコントローラ104は、マザーボード10

10

30

40

20

- -

2 に装着される。メモリコントローラ 1 0 4 の動作は当業者によく知られているので詳しい説明は省略する。

[0004]

メモリモジュール106は、複数の連結パッド116を具備するエッジコネクタ114を含む。一般に、連結パッド116は、メモリモジュール106の両側面に配置される。複数のソケット112がマザーボード102に装着される。ソケット112は、電気的にメモリモジュール106とマザーボード102とを連結するためにエッジコネクタ114と連結される。

[0005]

メモリモジュール 1 O 6 は、複数のメモリ装置 1 O 8 を具備する。メモリ装置 1 O 8 は 10、例えば D R A M または S D R A M でありうる。

[0006]

[0007]

図 1 に示した信号線は、マザーボード 1 0 2 とモジュール 1 0 6 の両方に連結される。信号線は、データバス D Q、システムクロック信号 C L K、及びコマンドアドレスバス C / A を含む。メモリ装置 1 0 8 は、マザーボード 1 0 2 に装着されている対応するソケット 1 1 2 を介してメモリコントローラ 1 0 4 から信号を受信する。

[0008]

メモリ構造において、アドレス、制御及びクロック信号線の集積度を維持することが重要である。信号反射を含む伝送ライン効果のために動作周波数が増加するほど信号線の集積度を維持し難くなる。

[0009]

伝送ライン理論によると、ソケット112を通じたマザーボード102とモジュール1 06との連結にはスタブ抵抗が発生する。スタブ抵抗は、信号反射及び信号集積度に悪影響を及ぼす伝送不連続現象(transmission discontinuity)を表す。

[0010]

図1~3において、データバスDQのような信号線302がマザーボード102上にあ 30 る。信号線302は、ソケット312を介してマザーボード102上の信号線304と電気的に連結される。

[0011]

ところが、ソケット312は、信号線302と信号線304との間に不連続部306をもたらす。不連続306は、タイミングマージンと電圧ウィンドウとを減少させ、発生したノイズを反送(reflect back)させるという問題がある。

[0012]

図4において、メモリモジュール406上のスタブ抵抗416は、信号反射を減少させる。スタブ抵抗416は、メモリ読出し及び書込み動作を向上させる。しかし、スタブ抵抗416の値が増加するほど信号反射は減少するが、スタブ抵抗416による電圧降下が増加し信号電圧を減少させる。

[0013]

信号電圧が減少すると電圧ウィンドウが減少する。そして、スタブ抵抗416は信号を遅延させるRC寄生抵抗を発生させる。

【発明の開示】

【発明が解決しようとする課題】

[0014]

本発明の目的は、例えば、コマンド信号とアドレス信号とを高速で受信し高速動作が可能な構造のメモリシステムを提供することである。

【課題を解決するための手段】

50

40

[0015]

前記技術的課題を達成するための本発明の第1実施の形態によるメモリシステムは、マザーボードに装着される第1バッファと、前記マザーボードに装着され、前記第1バッファに連結される少なくとも一つの第1メモリ装置と、前記マザーボード上において前記第1バッファ及び前記少なくとも一つの第1メモリに配線される複数の信号線と、を備える

[0016]

前記第1バッファは、例えば、アドレス及びコマンド信号を前記少なくとも一つの第1メモリ装置にドライビングするコマンド及びアドレスバッファである。前記コマンド及びアドレスバッファは、例えば、前記マザーボード上に配線されている第1コマンド及びアドレス信号線を介してコマンド及びアドレス信号を受信する。

[0017]

前記少なくとも一つの第1メモリ装置は、例えば、前記マザーボード上に配線されている第2コマンド及びアドレス信号線を介して前記コマンド及びアドレスバッファから前記コマンド及びアドレス信号を受信し、前記第1コマンド及びアドレス信号線は、例えば、前記第2コマンド及びアドレス信号線と垂直に配置される。

[0018]

前記少なくとも一つの第1メモリ装置は、例えば、DRAMまたはSDRAMである。前記少なくとも一つの第1メモリ装置は、例えば、マザーボード上に配線され、対応するデータ及びクロック信号線を介してデータ信号及びクロック信号を受信する。メモリシステムは、例えば、前記マザーボード上に装着されているソケットを通じてメモリコントローラと電気的に連結される少なくとも一つのメモリモジュールを備える。

[0019]

前記少なくとも一つのメモリモジュールは、例えば、前記少なくとも一つのメモリモジュールのモジュールボード上に装着される第2バッファと、前記少なくとも一つのメモリモジュールのモジュールボード上に装着され前記第2バッファに連結される少なくとも一つの第2メモリ装置と、を備える。

[0020]

前記少なくとも一つのメモリモジュールは、例えば、マザーボード上における前記メモリコントローラから前記少なくとも一つの第1メモリ装置までの距離よりも遠くに配置される。前記メモリシステムは、例えば、第1クロック信号線上のシステムクロック信号に応答して第2クロック信号線上の第1クロック信号を発生しマザーボード上に装着される位相同期ループを備えることができ、前記少なくとも一つの第1メモリ装置は、例えば前記第1クロック信号に同期して動作する。

[0021]

前記メモリシステムは、例えば、第1クロック信号線上のシステムクロック信号に応答して第2クロック信号線上の第1クロック信号を発生しマザーボード上に装着される遅延同期ループを備えることができ、前記少なくとも一つの第1メモリ装置は、例えば前記第1クロック信号に同期して動作する。

[0022]

前記システムクロック信号のための前記第1クロック信号線は、例えば、前記第1クロック信号のための前記第2クロック信号線に垂直に配置されている。

【発明の効果】

[0023]

本発明によれば、例えば、信号減衰の原因である信号反射を発生させるスタブ抵抗を除去することができる。

【発明を実施するための最良の形態】

[0024]

本発明とその動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには本発明の望ましい実施の形態を例示する添付図面及び添付図面に記載された内容

50

40

10

を参照せねばならない。

[0025]

以下、添付した図面に基づき、本発明の望ましい実施の形態を説明することにより本発明を詳細に説明する。各図面に示された同じ参照符号は同じ構成要素を意味する。

[0026]

図5は、本発明の実施の形態によるメモリシステムを上から見た図面である。図6は、図5のメモリシステムのプロック図である。図5及び図6に示す構成例において、メモリシステム500は、複数のメモリランク516を制御するメモリコントローラ504を具備する。メモリコントローラ504は、マザーボード502上に装着される。

[0027]

メモリコントローラ 5 0 4 の構造及び動作は当業者によく知られているのでその詳しい 説明を省略する。

[0028]

複数のメモリランク516は、マザーボード502上に直接装着される。すなわち、図1のメモリシステム100のような分離されたメモリモジュール106を備えていない。それぞれのメモリランクは、バッファ510に連結される複数のメモリ装置508を具備する。

[0029]

複数のメモリ装置508は、マザーボード502上に直接装着される。それぞれのメモリ装置508は、例えばDRAMまたはSDRAMでありうる。メモリ装置508の構造及び動作は当業者によく知られているので詳しい説明を省略する。

[0030]

バッファ 5 1 0 は、メモリコントローラ 5 0 4 から受信されるコマンド及びアドレスを制御し、バッファリングする。バッファ 5 1 0 は、コマンド及びアドレスバッファでありうる。バッファ 5 1 0 はマザーボード 5 0 2 上に装着される。バッファ 5 1 0 は、インバータ、ドライバ、及びメモリコントローラ 5 0 4 から受信されるコマンドとアドレス信号とを複数のメモリ装置 5 0 8 にドライブできる装置を備えてもよい。バッファ 5 1 0 の構造及び動作は当業者によく知られているので詳しい説明を省略する。

[0031]

マザーボード 5 0 2 上に信号線が配線される。信号線は、図 5 及び 6 に示したようにデ 3 ータバス D Q 、システムクロック信号 C L K 、及びコマンド及びアドレスバス C / A を含むことができる。

[0032]

メモリシステム500の動作は次の通りである。メモリコントローラ504は、コマンド及びアドレス信号を発生させ、コマンド及びアドレス信号をマザーボード502上に配線されている信号線を介してコマンド及びアドレスバッファ510に伝送する。

[0033]

メモリ装置 5 0 8 は、データ信号 D Q 及びシステムクロック信号 C L K をコントローラ 5 0 4 から受信したり、またはマザーボード 5 0 2 上の他の回路(図示せず)から受信する。コマンド信号が読出し動作を指示すると、メモリ装置 5 0 8 は、システムクロック C L K に応答してアドレス信号によって指示されたメモリセルから読出されたデータを外部に出力する。

[0034]

コマンド信号が

書込み動作を指示すると、メモリ装置 5 0 8 は、システムクロック C L K に応答してアドレス信号によって指示されたメモリセルにデータを
書込む。

[0035]

図5のメモリシステム500では、メモリモジュールを除去することによって信号反射を発生させるスタブ抵抗が除去される。メモリモジュールがなければ、伝送ラインの不連続部を発生させるソケットも必要がない。伝送ラインの不連続部がなければ、前述の問題点として提起されたような、信号反射によって信号線の集積度が減少する問題も除去でき

50

40

10

る。

[0036]

図7は、本発明の実施の形態によるメモリシステムの側面図である。図7に示すシステム700は、図5及び6を参照して説明した複数のメモリランク516及びコントローラ504はマザーボード502上に装着される。

[0037]

図 5 示すシステム 5 0 0 と異なり、図 7 に示すシステム 7 0 0 は、メモリモジュール 7 1 6 を具備する。メモリモジュール 7 1 6 は、複数の連結パッド(図示せず)を具備するエッジコネクタ 7 1 4、複数のメモリ装置 7 0 8、モジュールボード 7 0 6、及び C / A バッファ 7 1 0 を具備し得る。連結パッド(図示せず)は、一般にモジュールボード 7 0 6 の両面に装着される。

[0038]

複数の受信部、例えばソケット712はマザーボード502に装着される。ソケット7 12は、エッジコネクタ714と連結されてマザーボード502とメモリモジュール71 6とを電気的に連結する。

[0039]

特に、ソケット712は、マザーボード502上の信号線をモジュールボード706上の信号線に電気的に連結し、メモリモジュール716をマザーボード502及びコントローラ504に連結させる。

[0040]

メモリモジュール 7 1 6 は、複数のメモリ装置 7 0 8 を備える。複数のメモリ装置 7 0 8 は、 D R A M または S D R A M であり得る。バッファ 7 1 0 は、メモリコントローラ 5 0 4 から受信されるコマンドとアドレスを制御してバッファリングする。メモリ装置 7 0 8 及びバッファ 7 1 0 はモジュールボード 7 0 6 上に装着される。

[0041]

メモリモジュール716は、コントローラ504からメモリランク508までの距離よりも遠くに配置される。これにより、マザーボード502上の信号線から分岐される分岐点を除去でき、信号反射を除去できる。

[0042]

分岐点は、分岐点から分岐する方向の数だけ信号を分散させて伝送させる。分岐点においては特性インピーダンス(Z0)の不一致によって意図せぬ信号反射が発生するおそれがある。

[0043]

コントローラ 5 0 4 とメモリモジュール 7 1 6 との間の信号経路は、コントローラ 5 0 4 からメモリモジュール 7 1 6 のメモリ装置 7 0 8 にまで拡張される。メモリ装置 7 0 8 は、モジュールボード 7 0 6 上に直接ソルダボールにより連結されるので、コントローラ 5 0 4 からメモリ装置 7 0 8 への信号経路には分岐点がなく、その結果、信号反射もない

[0044]

一方、メモリモジュール 7 1 6 がコントローラ 5 0 4 とメモリランク 5 1 6 との間に配置されれば、ソケットはスタブや分岐点を形成する信号線上に配置されなければならない。したがって、このような構造は信号反射を発生させる。

[0045]

図8は、本発明の実施の形態によるメモリシステム800の側面図である。図8のシステム800は、図7のシステム700が一つのメモリモジュール716だけを持つという点を除けば、図7のシステム700と類似している。

[0046]

図8に示すシステム800は、2つ以上のメモリモジュールを具備することができる。図8に示すシステム800では、マザーボード502から分岐される分岐点が存在するた

5በ

40

10

20

めに、図1に示したシステム100の問題点を有しうる。図8に示すシステム800に存在する分岐点は、信号反射を発生させて信号集積度に悪い影響を及ぼす可能性がある。それにもかかわらず、図8のシステム800は、複数のメモリランク516をマザーボード502上に直接装着することによって信号減衰を最小化させ得る。

[0047]

図9は、本発明の実施の形態によるメモリシステム900を上から見た図面である。図9に示すシステム900は、それぞれのメモリランク516内に位相同期ループ520をさらに具備するという点を除けば、図5のシステム500と類似している。

[0048]

位相同期ループ520は、システムクロックCLKに応答して第1クロックを発生させる。位相同期ループ520は、第1クロックを対応するメモリ装置508に印加する。位相同期ループ520により、システム900は、システムクロックCLKをコントローラ504からそれぞれのメモリ装置508に分離させて伝送する必要がなくなる。

[0049]

他の実施の形態として、位相同期ループ520は、位相同期ループ520と同様に動作する遅延同期ループ(図示せず)に置換えられうる。すなわち、遅延同期ループは、システムクロックCLKに応答して第1クロックを発生し、第1クロックを対応するメモリ装置508に印加する。

[0050]

図10は、本発明の実施の形態によるメモリシステム1000を上から見た図面である。図10に示すシステム1000は、メモリモジュール716をさらに具備する点を除けば図9のシステム900と類似している。メモリモジュール716は、図7において説明されたものと同様に動作する。

[0051]

メモリモジュール 7 1 6 は、システムクロック C L K に応答して第 1 クロックを発生する位相同期ループ 7 2 0 とモジュールボード 7 0 6 とを備える。位相同期ループ 7 2 0 は、第 1 クロックをメモリモジュール 7 1 6 の対応するメモリ装置 7 0 8 に印加する。

[0052]

位相同期ループ 5 2 0 、 7 2 0 により、システム 1 0 0 0 は、システムクロック C L K をコントローラ 5 0 4 からそれぞれのメモリ装置 5 0 8 、 7 0 8 に分離させて伝送する必 30 要がなくなる。

[0053]

他の実施の形態として、位相同期ループ520、720は、位相同期ループ520、720と同様に動作する遅延同期ループ(図示せず)に置換えられうる。すなわち、遅延同期ループは、システムクロックCLKに応答して第1クロックを発生し、第1クロックを対応するメモリ装置508、708に印加する。

[0054]

少なくとも一つの第1メモリ装置708は、マザーボード上に配線されている第2コマンド及びアドレス信号線を介してコマンド及びアドレスバッファからコマンド及びアドレス信号を受信する。第1コマンド及びアドレス信号線は、第2コマンド及びアドレス信号線と垂直に配置される。

[0055]

以上のように、図面及び明細書において最適の実施の形態が開示された。ここで特定用語が使われたが、これは単に本発明を具体的に説明するための目的として使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施の形態の採用が可能であるといる点を理解しうる。したがって、本発明の真の技術的保護範囲は特許請求の範囲によってのみ決まるべきである。

【産業上の利用可能性】

[0056]

50

40

10

10


20

本発明は、半導体メモリ装置分野に利用でき、特にメモリモジュールを用いた半導体メモリシステム構成に利用できる。


【図面の簡単な説明】


- [0057]
- 【図1】メモリシステムを上から見た図面である。
- 【図2】図1のメモリシステムの側面図である。
- 【図3】図1のメモリシステムの信号伝送ライン構造を説明する図面である。
- 【図4】メモリシステムを上から見た図面である。
- 【図5】本発明の実施の形態によるメモリシステムを上から見た図面である。
- 【図6】図5のメモリシステムのブロック図である。
- 【図7】本発明の実施の形態によるメモリシステムの側面図である。
- 【図8】本発明の実施の形態によるメモリシステムの側面図である。
- 【図9】本発明の実施の形態によるメモリシステムを上から見た図面である。
- 【図10】本発明の実施の形態によるメモリシステムを上から見た図面である。
- 【符号の説明】
- [0058]
- 500 メモリシステム
- 502 マザーボード
- 504 メモリコントローラ
- 508 メモリ装置
- 510 バッファ
- 516 メモリランク


【図1】





【図2】























1/26/07, EAST Version: 2.1.0.14

フロントページの続き

(72)発明者 鄭會柱

大韓民国京畿道龍仁市器興邑上葛里 4 5 4 番地住公 5 団地アパート 5 0 6 棟 1 5 0 2 号 F ターム(参考) 5B060 MM06